Principal Hardware Verification Engineer / Ingénieur Principal vérification matériel H/F

Arteris; Biot; Sur place; EUR 70 000 - 85 000; Plein temps

Résumé du poste

Arteris, basé à Sophia Antipolis, France, recherche un Principal Verification Engineer. Vous dirigerez le développement de test benches avancés pour valider des interconnexions NoC et contribuerez à la vérification RTL et système.

Vous avez plus de 10 ans d’expérience en vérification SoC, avec une forte expertise en Verilog/UVM et intégration de VIP, et vous pourrez guider une équipe tout en visant l’excellence méthodologique et opérationnelle.

Qualifications

• 10+ ans d’expérience en design et vérification SoC.
• Architecture microprocesseurs, cohérence de cache et gestion mémoire.
• Amélioration des flux de vérification via des langages de programmation.
• Debug RTL (Verilog, SystemVerilog) et UVM.
• Intégration de VIP pour vérification bloc et système.
• Bonne capacité d’analyse et travail en équipe.
• Autonomie et supervision minimale.

Responsabilités

• Piloter le développement de test benches avancés pour l’interconnexion.
• Coordonner les activités de l’équipe pour atteindre les objectifs.
• Définir, documenter, développer et exécuter des tests RTL et des plans de couverture système.
• Contribuer à la vérification de performance et power‑aware.
• Triager les régressions et déboguer les designs RTL.
• Améliorer les processus, méthodologies et métriques de vérification.

Connaissances

SoC design & verification

Microprocessor architecture

Verification flows

RTL Debug (Verilog/UVM/C)

VIP integration

Analytical & communication

Autonomy

Formation

PhD or Master in CS/EE

Description du poste

Arteris connecte l’innovation

Arteris permet aux équipes d’ingénierie et de conception des entreprises les plus innovantes au monde de connecter et d’intégrer les systèmes sur puce (SoC) qui alimentent les innovations d’aujourd’hui.

Principal Verification Engineer H/F

Location: Sophia Antipolis, France

Votre rôle

En tant que Principal Verification Engineer, vous jouerez un rôle clé dans le développement de la nouvelle génération de solutions IP Arteris, permettant la vérification de designs extrêmement configurables, notamment pour des architectures de type chiplet interconnect.

Vous intégrerez l’équipe Advanced Engineering et contribuerez activement à définir les standards et les méthodologies de vérification de demain.

Responsabilités principales

• Piloter le développement de test benches avancés pour la validation des interconnexions de nouvelle génération
• Coordonner les activités de l’équipe d’ingénierie afin d’atteindre les objectifs de vérification
• Définir, documenter, développer et exécuter des tests de vérification RTL et des plans de couverture au niveau système
• Contribuer aux activités de vérification de performance et de vérification « power‑aware »
• Analyser les régressions et déboguer des designs RTL en Verilog et SystemVerilog
• Contribuer à l’amélioration continue des processus, méthodologies et métriques de vérification

Profil recherché

Requis

• 10+ ans d’expérience en design et vérification digitale SoC
• Solide expérience en architecture de microprocesseurs, cohérence de cache, gestion mémoire et configuration des caches
• Expérience dans l’amélioration des flux de vérification via des langages de programmation
• Forte expertise en debug de test benches RTL (Verilog, UVM, C)
• Expérience dans l’intégration de VIP pour la vérification au niveau bloc et système
• Excellentes capacités d’analyse, de communication et de travail en équipe
• Autonomie et capacité à travailler avec un minimum de supervision

Souhaité

• Expérience avec les protocoles Arm AMBA
• Expérience avec les générateurs hardware et les méthodologies associées

Formation

Doctorat ou Master en informatique, électronique ou domaine connexe.

Rémunération

Salaire de base estimé : 70 000 € à 85 000 € brut annuel.

La rémunération sera déterminée en fonction de l’expérience et de l’équité interne pour des postes similaires.

À propos d’Arteris

Arteris est un leader mondial de l’IP système pour l’accélération du développement de SoC. Ses technologies Network‑on‑Chip (NoC) et ses solutions d’automatisation d’intégration permettent d’améliorer les performances, réduire la consommation énergétique et accélérer la mise sur le marché.

Avec plus de 300 collaborateurs dans le monde et un siège en Silicon Valley, Arteris accompagne les entreprises les plus innovantes dans la conception des technologies de demain.

Plus d’informations : www.arteris.com

Arteris Connects Innovation

Arteris enables engineering and design teams at the world’s most transformative brands to connect and integrate today’s system‑on‑chips (SoCs) that fuel modern innovation.

Principal Verification Engineer H/F

Location: Sophia Antipolis, France

Your Role

As a Principal Verification Engineer, you will play a leading role in developing the next generation of Arteris IP solutions, enabling verification of highly configurable chiplet interconnect architectures.

You will be part of the Advanced Engineering team and help shape the future of System‑on‑Chip design.

Key Responsibilities

• Lead the development of advanced test benches for next‑generation interconnect validation
• Coordinate engineering activities to achieve verification objectives
• Define, document, develop, and execute RTL verification tests and coverage at system level
• Contribute to performance verification and power‑aware verification
• Triaging regressions and debugging RTL designs in Verilog and SystemVerilog
• Improve and refine verification processes, methodologies, and metrics

Required

• 10+ years of experience in SoC digital design and verification
• Strong background in microprocessor design, cache coherency, memory ordering, and cache configuration
• Experience improving verification flows using software programming languages
• Strong RTL (Verilog) and UVM/C test bench debugging skills
• Experience integrating vendor‑provided VIPs for unit and system‑level verification
• Excellent problem‑solving, communication, and teamwork skills
• Self‑driven, able to work with minimal supervision

Desired

• Experience with Arm AMBA protocols
• Experience with digital hardware generators and related methodologies

Education

PhD or Master's degree in Computer Science or related field.

Salary

Estimated Base Salary: €70,000 to €85,000 annually.

Your base salary will be determined based on your experience, and internal pay equity for similar roles.

About Arteris

Arteris is a leading provider of system IP for accelerating system‑on‑chip (SoC) development. Its Network‑on‑Chip (NoC) interconnect IP and SoC integration automation technology enable higher performance, lower power consumption, and faster time‑to‑market.

With over 300 employees worldwide and headquarters in Silicon Valley, Arteris supports companies from startups to global leaders in building next‑generation electronic products.

Learn more: arteris.com