Lead Ingénieur Compilateur IA - Optimisation & Performance

Stephanie GUIMIOT - Mercato de l'Emploi; Meudon; Sur place; EUR 70 000 - 110 000; Plein temps

Résumé du poste

VSORA, entreprise française de semi-conducteurs basée à Meudon-la-Forêt, recherche un Ingénieur Compilateur IA pour concevoir et développer la prochaine génération de chaîne de compilation dédiée à sa famille de puces.

Vous dirigerez les décisions d’architecture, piloterez des optimisations de compilateur et des techniques de fusion de graphes, et travaillerez avec les équipes hardware et ML pour accélérer l’inférence IA sur notre matériel.

Qualifications

• Solides compétences en programmation C++ et Python.
• Maîtrise approfondie des internals de compilateurs, des représentations intermédiaires (IR) et des pipelines d'optimisation.
• Expérience pratique avec MLIR, TVM, OpenVINO, IREE, XLA.
• Bonne connaissance de PyTorch, TensorFlow, ONNX ou d'autres frameworks ML.
• Expérience en optimisation des performances et en optimisation système bas niveau.
• Excellentes capacités de communication et de collaboration.

Responsabilités

• Participer à la conception et au développement de la chaîne de compilation IA pour la famille de puces VSORA
• Concevoir et implémenter des techniques avancées de fusion de graphes et d'optimisation
• Collaborer avec les architectes matériel, les équipes frameworks ML et les ingénieurs runtime
• Piloter l'analyse de performance et l'optimisation sur des modèles et benchmarks ML
• Assurer une veille active sur les compilateurs IA, les frameworks ML et l'accélération matérielle

Connaissances

C++

Python

Compiler internals

IR

Graph fusion

Optimization pipelines

MLIR

TVM

OpenVINO

XLA

PyTorch

TensorFlow

ONNX

Low-level optimization

Git

CI/CD

Profilers

Debuggers

Outils

Git

CI/CD

Profilers

Debuggers

Description du poste

VSORA, entreprise française de semi-conducteurs basée à Meudon-la-Forêt, recherche un Ingénieur Compilateur IA pour concevoir et développer la prochaine génération de chaîne de compilation dédiée à sa famille de puces.

Vous dirigerez les décisions d’architecture, piloterez des optimisations de compilateur et des techniques de fusion de graphes, et travaillerez avec les équipes hardware et ML pour accélérer l’inférence IA sur notre matériel.