Ingénieur Vérification Asic R&D (F/H)

Atos SE

Les Clayes-sous-Bois

Hybrid

EUR 70,000 - 100,000

Full time

14 days+
Application generator

A complete application in a minute — tailored resume and cover letter, ready to send.

Get past ATS filters

Benefits offered by this job

Télétravail 60%
Mutuelle d’entreprise
Compte personnel de formation
Événements privés
Primes et cooptations

Job summary

Atos recherche un ingénieur vérification ASIC/SoC expérimenté pour participer à la vérification fonctionnelle d’ASIC complexes dans un cadre d’ASIC haute performance. Vous travaillerez avec les équipes architecture et design, et vous développerez des environnements UVM/SystemVerilog/C++ et des plans de test alignés sur les objectifs de couverture.

Le poste offre un télétravail jusqu’à 60% et une rémunération compétitive.

Qualifications

  • Expérience concrète et réussie à la vérification de SoC/ASIC et IP complexes.
  • Experience avec la méthodologie de vérification UVM.
  • Expérience en développement d’environnements de vérification Constraint-Random/Coverage-Driven en SystemVerilog/C++ (drivers/ monitors, tests aléatoires contraints, checkers auto-vérifiants et modèle de couverture en SystemVerilog-Covergrourp/SVA) et maitrise de la programmation orientée objet.
  • Connaissance des outils de simulation et de suivi de couverture.
  • Efficacité dans la résolution de problèmes par l’identification rapide de leur cause fondamentale et par l’élaboration de correctifs ou contournements.

Responsibilities

  • Acquérir la connaissance de l'architecture et la microarchitecture de l’ASIC en étudiant les spécifications et en interagissant avec les équipes d’architecture et de design logique.
  • Rédaction des spécifications de vérification.
  • Rédaction des plans de test en étroite collaboration avec l’équipe design logique.
  • Développement des environnements de vérification (UVM-SystemVerilog/C++), les tests et les modèles de couverture
  • Suivre, analyser et debugger les erreurs de simulation.
  • Suivre et analyser les résultats couverture des simulations pour améliorer les tests en conséquence et ainsi atteindre les objectifs de couverture dans les délais impartis.

Skills

Vérification SoC/ASIC
Méthodologie UVM
SystemVerilog
C++
Drivers/Monitors
Programmation orientée objet
Outils de simulation
Couverture (covergroup/SVA)

Tools

Outils de simulation

Job description

Atos est un leader international de la transformation digitale avec environ 78 000 collaborateurs et un chiffre d’affaires annuel d’environ 10 milliards d’euros. Numéro un européen du cloud, de la cybersécurité et des supercalculateurs, le Groupe fournit des solutions intégrées pour tous les secteurs, dans 68 pays. Pionnier des services et produits de décarbonation, Atos s’engage à fournir des solutions numériques sécurisées et décarbonées à ses clients. Atos est une SE (Société Européenne) cotée sur Euronext Paris.

La raison d’être d’Atos est de contribuer à façonner l’espace informationnel. Avec ses compétences et ses services, le Groupe supporte le développement de la connaissance, de l’éducation et de la recherche dans une approche pluriculturelle et contribue au développement de l’excellence scientifique et technologique. Partout dans le monde, Atos permet à ses clients et à ses collaborateurs, et plus généralement au plus grand nombre, de vivre, travailler et progresser durablement et en toute confiance dans l’espace informationnel.

Dans le cadre de développement d’ASIC de types contrôleur réseau, routeur, contrôleur de cohérence de cache et processeur à destination des serveurs haut de gamme et haute performance Bull (serveurs « big data » et « exascale »), la mission consiste à participer à la vérification d’un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard devérification UVM.

  • Acquérir la connaissance de l'architecture et la microarchitecture de l’ASIC en étudiant les spécifications et en interagissant avec les équipes d’architecture et de design logique.
  • Rédaction des spécifications de vérification.
  • Rédaction des plans de test en étroite collaboration avec l’équipe design logique.
  • Développement des environnements de vérification (UVM-SystemVerilog/C++), les tests et les modèles de couverture
  • Suivre, analyser et debugger les erreurs de simulation.
  • Suivre et analyser les résultats couverture des simulations pour améliorer les tests en conséquence et ainsi atteindre les objectifs de couverture dans les délais impartis.
Votre profil :
  • Expérience concrète et réussie à la vérification de SoC/ASIC et IP complexes.
  • Experience avec la méthodologie de vérification UVM.
  • Expérience en développement d’environnements de vérification Constraint-Random/Coverage-Driven en SystemVerilog/C++ (drivers/ monitors, tests aléatoires contraints, checkers auto-vérifiants et modèle de couverture en SystemVerilog-Covergrourp/SVA) et maitrise de la programmation orientée objet
  • Connaissance des outils de simulation et de suivi de couverture
  • Efficacité dans la résolution de problèmes par l’identification rapide de leur cause fondamentale et par l’élaboration de correctifs ou contournements.
Vos compétences personnelles
  • Un bon relationnel : Excellentes compétences en communication verbale et écrite. Vous savez passer d’une tâche à l’autre et gérer les interruptions ;
  • Un esprit d'équipe : Capacité à travailler de manière collaborative avec des équipes.Vous savez travailler au plus près des développeurs tout en gardant votre libre arbitre ;
  • Une capacité à switcher du français à l’anglais en temps réel et de manière professionnelle dans le cadre d'animation d’ateliers, de réunions, de rédaction des documents techniques et de comptes-rendus de réunions.
Pourquoi nous rejoindre :
  • Unplan d'accès auxformations sur mesure et certifiantes ;
  • Télétravail possible à hauteur de 60% du temps de travail ;
  • L’accompagnement et suivi de votre évolution professionnelle ;
  • Nombreux événements dans des lieux privatisés.
  • Un package compétitif de rémunération (nombreuses primes : cooptations, projets, etc..) ;
  • De beaux locaux spacieux dans le respect de notre politique Green IT, où il fait bon vivre et où l’on a envie de travailler ;
  • Mutuelle d’entreprise, compte épargne temps, compte personnel formation ;
  • Comité d’entreprise, activités et animation locale ;
  • Participation, intéressement et actionnariat salarié.
Alors, prêt à relever le défi ?

La diversité est un moteur au service de la créativité de nos clients, et nous nous efforçons chaque jour de créer un environnement où chacun se sent soutenu et encouragé. La « Tech for Good » s'inscrit au cœur de notre mission, que ce soit en matière de lutte contre le changement climatique, pour promouvoir l'inclusion numérique ou garantir la confiance dans la gestion des données.


Nous sommes fiers des nombreuses reconnaissances mondiales pour nos pratiques environnementales, sociales et de gouvernance, et nous nous engageons à construire un avenir meilleur pour tous en exploitant le pouvoir de la technologie.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur Vérification Asic R&D (F/H) - Eviden
Ingénieur Vérification Asic R&D (F/H) - Eviden

Eviden • Les Clayes-sous-Bois

On-site
EUR 50,000 - 70,000
Télétravail possible
Plan de formation
Événements en lieu privatisé
+1
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F

Atos SE • Bordeaux

Hybrid
EUR 40,000 - 50,000
Télétravail partiel (≤3 jours/sem.)
Tickets restaurant 60 %
Congés dès l’arrivée
+3
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F

Atos • Échirolles

Hybrid
EUR 40,000 - 50,000
Télétravail partiel
Tickets resto
Congés
+3
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F

Atos • France

Hybrid
EUR 40,000 - 50,000
Télétravail 3j/sem
Tickets restaurant
Congés dès l’arrivée
+3
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F
Ingénieur/e Vérification ASIC/SoC (SystemVerilog/UVM) - H/F

Atos • Grenoble

Hybrid
EUR 40,000 - 50,000
Télétravail
Tickets restaurant
Congés
+3
Ingénieur(e) vérification/validation analogique - F/H
Ingénieur(e) vérification/validation analogique - F/H

Atos • Échirolles

Hybrid
EUR 40,000 - 50,000
Télétravail jusqu’à 3 jours/semaine
Tickets restaurant
Cooptation
+2
ASIC Architect R&D (F/H) - Eviden
ASIC Architect R&D (F/H) - Eviden

Eviden • Les Clayes-sous-Bois

On-site
EUR 50,000 - 70,000
Télétravail possible à hauteur de 60%
Plan d'accès aux formations
Package compétitif de rémunération
+2
ASIC Architect R&D (F/H) - Eviden
ASIC Architect R&D (F/H) - Eviden

Eviden • Valbonne

On-site
EUR 50,000 - 70,000
Télétravail possible jusqu'à 60 % du temps
Plan d'accès aux formations
Mutuelle d'entreprise
Ingénieur validation software R&D HPC (F/H) - Eviden
Ingénieur validation software R&D HPC (F/H) - Eviden

Eviden • Les Clayes-sous-Bois

On-site
EUR 42,000 - 65,000
Télétravail possible 60%
Formations certifiantes
Mutuelle
+1
Expert design logic ASIC H/F
Expert design logic ASIC H/F

Atos • Les Clayes-sous-Bois

Hybrid
EUR 65,000 - 90,000