Ingénieur FPGA H/F

Groupe LR Technologies; Les Ulis; Sur place; EUR 55 000 - 76 000; Plein temps

Résumé du poste

LR Technologies recrute un Ingénieur FPGA (H/F) en CDI, pour intervenir chez un acteur majeur de l'aéronautique, du spatial et de la défense. Poste basé aux Ulis (91), dans une équipe produit dédiée à un système d'acquisition et de compression vidéo 100 % FPGA, sans volet logiciel embarqué.

Vous concevrez et développerez des fonctions FPGA en VHDL/Verilog, intègrerez des IP de codage vidéo et réaliserez les tests et simulations.

Qualifications

• Diplôme Bac+5 en électronique, électronique numérique ou systèmes embarqués.
• 2 à 5 ans d'expérience en développement FPGA.
• Maîtrise du VHDL (ou Verilog/SystemVerilog).
• Connaissance de Vivado ou Quartus.
• Habilitation Secret Défense requise, nationalité française.

Responsabilités

• Concevoir et développer des fonctions FPGA en VHDL/Verilog pour H.264/H.265.
• Intégrer et paramétrer des IP de codage vidéo et les interfaces associées.
• Rédiger des testbenches et réaliser les simulations (ModelSim/Questa).
• Réaliser la synthèse, placement-routage et fermeture de timing sous Vivado ou Quartus.
• Valider sur carte en lien avec les équipes hardware et systèmes.
• Évoluer les designs existants et documenter la conception et la validation.

Connaissances

VHDL

Verilog

SystemVerilog

FPGA development

AXI/bus

Formation

Bac+5 en électronique ou systèmes embarqués

Outils

Vivado

Quartus

Description du poste

LR Technologies recrute en CDI un Ingénieur FPGA (H/F) pour intervenir chez l'un de nos clients, acteur majeur de l'aéronautique, du spatial et de la défense, spécialisé dans les systèmes d'acquisition et de traitement de données embarqués. Le poste est basé aux Ulis (91).

Vous rejoindrez une équipe de développement produit et contribuerez à un système d'acquisition et de compression vidéo, sur un périmètre 100 % FPGA, sans volet logiciel embarqué.

Vos missions

• Concevoir et développer des fonctions FPGA en VHDL ou Verilog pour la chaîne de compression vidéo H.264 (AVC) et H.265 (HEVC).
• Intégrer et paramétrer des IP de codage vidéo et les interfaces associées
• Rédiger des testbenches et mener les simulations sous ModelSim/Questa (cocotb ou VUnit en atout).
• Réaliser la synthèse, le placement-routage et la fermeture de timing sous Vivado ou Quartus (contraintes, STA).
• Mettre au point et valider sur carte, en lien avec les équipes hardware et systèmes.
• Faire évoluer les designs existants (corrections, évolutions fonctionnelles, obsolescence) et produire la documentation de conception et de validation.

Votre profil

• Diplôme Bac+5 (école d'ingénieur ou Master) en électronique, électronique numérique, microélectronique ou systèmes embarqués.
• Expérience pratique de 2 à 5 ans en développement FPGA.
• Compétences techniques :
• Maîtrise du VHDL (ou Verilog/SystemVerilog) et de la chaîne Vivado ou Quartus.
• Connaissance des principes de compression vidéo : H.264/H.265, GOP, macroblocs/CTU, débit/qualité. Une première expérience sur ces codecs est un vrai plus.
• Bonne pratique de la simulation, des bus AXI et du debug sur carte.
• Savoir-être : autonomie, capacité à monter en compétence rapidement et à être opérationnel dès l'arrivée, rigueur, sens de la documentation, esprit d'équipe.
• Poste soumis à habilitation Secret Défense : nationalité française requise.

Pourquoi rejoindre LR Technologies ?

• Un CDI avec un accompagnement de proximité : un manager et un chargé de recrutement qui suivent votre carrière, au-delà de la mission.
• Des projets à forte valeur technique dans l'aéronautique, le spatial et la défense.
• Une entreprise reconnue Great Place To Work et labellisée ECOVADIS, où la qualité de vie au travail et l'engagement RSE sont des réalités.
• Des perspectives d'évolution : expertise technique, référent, pilotage, mobilité entre nos pôles.