Ingénieur FPGA Expérimenté – RTL/Bench Design

ELSYS Design SA; Cachan; Sur place; EUR 65 000 - 90 000; Plein temps

Avantages offerts par ce poste

RTT 10 jours/an

Repas / Titre-restaurant

Mutuelle Santé Famille

Compte Epargne Temps

Participation et Intéressement

Prime de cooptation

Prime de vacances

Résumé du poste

ELSYS Design recherche un ingénieur Designer FPGA expérimenté pour rejoindre sa direction technique et piloter des projets complexes en électronique embarquée. Vous travaillerez sur le front-end, la conception RTL et l’intégration d’IP sur des FPGA avancés.

Le poste demande au moins 4 ans d’expérience en conception FPGA, une maîtrise des outils Xilinx/AMD ou Altera et une bonne maîtrise de l’anglais technique pour collaborer avec des équipes internationales.

Qualifications

• Expérience d'au moins 4 années en conception FPGA.
• Conception et intégration VHDL/Verilog et tests RTL.
• Maîtrise des interfaces et protocoles (PCIe, AXI, SPI/I2C/UART, Ethernet).
• Anglais technique à l'oral et à l'écrit.
• Autonomie en front-end design et mise en œuvre FPGA.

Responsabilités

• Conception et modification RTL, intégration d’IP et gestion des CDC.
• Architecture et développement des tests Benches (UVM/SystemVerilog).
• Validation RTL et validation sur cible HW (STA).
• Automatisation du flow Front End (S/C, synthèse, P&R, simulation).
• Support des équipes Hardware et Firmware.

Connaissances

Digital design

RTL development

Front-end autonomy

Technical English

Outils

Xilinx Vivado

Intel Quartus

AMD/Altera tools

Description du poste

ELSYS Design recherche un ingénieur Designer FPGA expérimenté pour rejoindre sa direction technique et piloter des projets complexes en électronique embarquée. Vous travaillerez sur le front-end, la conception RTL et l’intégration d’IP sur des FPGA avancés.

Le poste demande au moins 4 ans d’expérience en conception FPGA, une maîtrise des outils Xilinx/AMD ou Altera et une bonne maîtrise de l’anglais technique pour collaborer avec des équipes internationales.