Ingénieur FPGA — Accélération matérielle & Trading

Exegy; Paris; Hybride; EUR 60 000 - 90 000; Plein temps

Avantages offerts par ce poste

Transport 70 % pris en charge

Forfait mobilité durable

Titres-restaurant 9,86€ j‑jour 60% par

Plan d’intéressement

Retraite complémentaire 1000€/an

Egym Wellpass accès

Salle de sport

Prevoyance 100% par Exegy

Corbeille de fruits

Télétravail jusqu’à 3 jours/semaine

Événements d’équipe trimestriels

Résumé du poste

Exegy recrute pour Paris une ingénieure ou un ingénieur FPGA expérimenté, travaillant au cœur d’une équipe mixte logiciel et matériel. Vous contribuerez au développement autour de nxFeed et nxAccess en environnement FPGA, avec RTL, tests et optimisation.

Le poste requiert au moins 3 ans d’expérience, une maîtrise du cycle FPGA et des outils VHDL/Linux/Python, et un bilinguisme FR/EN. Env. temps partiel en présentiel hybride à Paris est possible selon le contexte.

Qualifications

• Diplôme d’ingénieur en électronique ou équivalent.
• Au moins 3 ans d’expérience professionnelle.
• Maîtrise du cycle de développement FPGA et timing.
• Maîtrise du français et de l’anglais.
• Connaissance de VHDL, Linux, Python, réseaux, Jenkins et Git.

Responsabilités

• Développer et maintenir des briques technologiques sur FPGA selon les spécifications.
• Participer au cycle de développement, RTL coding et simulation comportementale.
• Écrire et maintenir des tests fonctionnels et de performance.
• Fournir des retours et identifier risques et lacunes.
• Maintenir et améliorer la documentation des composants matériels.

Connaissances

FPGA development

Timing analysis

VHDL

Linux

Python

Jenkins

Git

Français courant

Anglais courant

Formation

Diplôme d’ingénieur en électronique

Outils

VHDL

Linux

Python

Jenkins

Git

Description du poste

Exegy recrute pour Paris une ingénieure ou un ingénieur FPGA expérimenté, travaillant au cœur d’une équipe mixte logiciel et matériel. Vous contribuerez au développement autour de nxFeed et nxAccess en environnement FPGA, avec RTL, tests et optimisation.

Le poste requiert au moins 3 ans d’expérience, une maîtrise du cycle FPGA et des outils VHDL/Linux/Python, et un bilinguisme FR/EN. Env. temps partiel en présentiel hybride à Paris est possible selon le contexte.