Ingénieur ASIC/FPGA Spatial - RTL/Verilog Satellites

randstad professional; Toulouse; On-site; EUR 45,000 - 60,000; Part time

Job summary

Thales, acteur du secteur aérospatial et défense, recherche un Ingénieur ASIC/FPGA pour une mission d'intérim de 4 mois, intégré à une équipe d'experts afin de concevoir des plateformes hardware destinées aux missions spatiales.

Vous générez du code RTL (VHDL/Verilog/SystemVerilog), réalisez la simulation et la synthèse, et contribuez à la validation en collaboration avec les équipes système et électronique.

Qualifications

• Diplôme d'ingénieur ou Master Bac+5 en électronique numérique ou microélectronique
• Première expérience en langages HDL (VHDL/Verilog/SystemVerilog) via stages ou projets
• Intérêt pour les projets spatiaux et la validation de circuits numériques
• Capacité à travailler en équipe pluridisciplinaire et curiosité technique

Responsibilities

• Contribuer à la définition technique et à la conception de blocs matériels ASIC numérique ou FPGA embarqués
• Participer à la rédaction des spécifications techniques sous la supervision d'ingénieurs seniors
• Développer du code RTL (VHDL, Verilog ou SystemVerilog)
• Réaliser les activités de simulation, de synthèse et de vérification des modules développés
• Collaborer avec les équipes système, logiciel embarqué et électronique lors des phases d'intégration hardware/software
• Prendre part aux revues techniques de conception et aux phases de validation
• Assimiler progressivement les contraintes de robustesse, de fiabilité et de tenue aux radiations inhérentes au spatial critique

Skills

ASIC design

FPGA design

RTL coding

VHDL

Verilog

SystemVerilog

Education

Ingénieur

Master Bac+5 en électronique numérique ou microélectronique

Tools

VHDL

Verilog

SystemVerilog

Job description

Thales, acteur du secteur aérospatial et défense, recherche un Ingénieur ASIC/FPGA pour une mission d'intérim de 4 mois, intégré à une équipe d'experts afin de concevoir des plateformes hardware destinées aux missions spatiales.

Vous générez du code RTL (VHDL/Verilog/SystemVerilog), réalisez la simulation et la synthèse, et contribuez à la validation en collaboration avec les équipes système et électronique.