Designer Analogique — Circuits de Tests pour Pixels & SPAD

Strategic Micro Systems of NJ, LLC.; Crolles; On-site; EUR 60,000 - 90,000; Full time

Job summary

STMicroelectronics cherche un Designer Analog au sein de l’équipe Pixel & TestChip Design à Crolles. Le poste implique le développement et la mise à jour des circuits de tests utilisés pour la caractérisation des Pixels et SPAD, en collaboration étroite avec les Architectes, les équipes de caractérisation et de process.

Le candidat idéal maîtrise le design analogique, les simulations mixtes et les procédés CMOS avancés (40nm, 28FDSOI, 3D stacking), et sait travailler avec des équipes réparties

Qualifications

• Diplomé(e) d'un Bac+5 en physique, microélectronique, ingénierie électronique ou équivalent.
• Environnement Cadence (schéma et layout).
• Design analogue et simulations « mixed signal ».
• Dispositifs photoniques (pixel, SPAD), capteurs d'images.

Responsibilities

• Conception et mise à jour des circuits de tests pour caractérisation des Pixels et SPAD.
• Travailler avec les Architectes, les équipes de caractérisation et de process pour définir les spécifications.
• Réaliser un design full custom du CAB (Custom Analog Block) avec layout et simulations correspondantes.
• Collaborer avec les sites Crolles, Grenoble, Edinburgh et Singapore pour aligner les méthodes de travail et reporting.

Skills

Design analogique

Tests et simulations mixtes

Capteurs d'images

Dispositifs photoniques (SPAD)

Collaboration intersites

Education

Bac+5 en physique, microélectronique ou ingénierie électronique

Tools

Cadence (schem & layout)

Job description

STMicroelectronics cherche un Designer Analog au sein de l’équipe Pixel & TestChip Design à Crolles. Le poste implique le développement et la mise à jour des circuits de tests utilisés pour la caractérisation des Pixels et SPAD, en collaboration étroite avec les Architectes, les équipes de caractérisation et de process.

Le candidat idéal maîtrise le design analogique, les simulations mixtes et les procédés CMOS avancés (40nm, 28FDSOI, 3D stacking), et sait travailler avec des équipes réparties