Ingeniero de Diseño Hardware Embebido

Sensia Solutions; Madrid; Presencial; EUR 50.000 - 70.000; Jornada completa

Descripción de la vacante

Una empresa de tecnología avanzada ubicada en Madrid busca un profesional para diseñar bloques IP VHDL y probar su implementación. Se requiere experiencia con herramientas de diseño de Xilinx y un alto nivel de organización y proactividad. Se ofrece un ambiente de trabajo dinámico, horario flexible y contrato indefinido. Se valorará un nivel de inglés C1 para lectura de documentación técnica.

Servicios

Contrato indefinido

Horario flexible

Ambiente de trabajo joven y dinámico

Remuneración flexible

Programa de formación

Formación

• Experiencia previa con herramientas de diseño de Xilinx.
• Experiencia en diseño de bloques IP VHDL.

Responsabilidades

• Diseño de bloques IP para arquitecturas ZYNQ o equivalente.
• Generación de bancos de prueba.
• Implementación y mantenimiento de los bloques IP VHDL en sistema existente.
• Validación de los bloques IP generados en banco de pruebas.

Conocimientos

Herramientas de diseño de Xilinx

Diseño de bloques IP VHDL

Programación C/C++

Programación Python

Interacción con interfaces AXI

Descripción del empleo

SENSIA es una empresa de alta tecnología, líder en el campo de la imagen infrarroja y con una fuerte inversión en I+D. Nuestros productos prestan servicios principalmente en el sector industrial, generando un alto valor añadido en la monitorización de procesos para la reducción de la huella de carbono producida por las emisiones de gases a la atmósfera, el aumento de la seguridad y la optimización de las operaciones. SENSIA cuenta con una amplia gama de soluciones altamente diferenciadas que actualmente se comercializan en más de 15 países.

Responsabilidades

• Diseño de bloques IP para arquitecturas ZYNQ o equivalente.
• Generación de bancos de prueba.
• Implementación y mantenimiento de los bloques IP VHDL en sistema existente.
• Validación de los bloques IP generados en banco de pruebas.

Requisitos

• Experiencia previa con herramientas de diseño de Xilinx.
• Experiencia en diseño de bloques IP VHDL.

Deseable

• Nociones de sistemas embebidos y programación (C/C++, Python).
• Experiencia previa con interfaces AXI.
• Manejo de paquete Office (Word, Excel, PowerPoint).
• Se valorará positivamente un nivel de inglés C1, especialmente para la lectura de documentación técnica.
• Persona proactiva, organizada, con capacidad de trabajo en equipo y atención al detalle.

Beneficios

• Contrato indefinido.
• Horario flexible: L‑J entrada 8:00‑10:00 y salida 17:00‑19:00 y V: entrada 8:00‑10:00 y salida 14:00‑16:00.
• Ambiente de trabajo joven y dinámico.
• Remuneración flexible (incluye comidas, transporte, guardería y formación).
• Programa de formación.