Ingeniero/a de diseño para test (DFT) - ASIC/SoC

Oesia Networks S L

Rivas-Vaciamadrid

Presencial

EUR 45.000 - 65.000

Jornada completa

Hace 6 días
Sé de los primeros/as/es en solicitar esta vacante
Generador de candidaturas

Destaca en este puesto — crea un currículum adaptado y una carta de presentación en aproximadamente un minuto.

Supera los filtros ATS

Descripción de la vacante

Grupo Oesía busca un/a Ingeniero/a de diseño para test (DFT) para unirse al equipo de I+D en Madrid. Diseñarás, desarrollarás e integrarás soluciones tecnológicas en proyectos de alto valor para clientes.

Tu misión incluye implementar estrategias de testabilidad para ASIC y SoC, estructuras de test y diagnóstico, y generación/validación de patrones (ATPG). Colaborarás con diseño, verificación e implementación física, analizando métricas de cobertura y apoyando la validación de silicio y

Formación

  • Grado o máster en ingeniería electrónica, telecomunicaciones, tecnologías industriales o similar.
  • Experiencia de al menos 3 años en labores DFT para ASICs o SoCs.
  • Conocimientos en scan insertion, ATPG, MBIST y/o LBIST.
  • Experiencia en herramientas EDA (Cadence, Synopsys).
  • Se valorará participación en ciclos completos de desarrollo ASIC, experiencia en validación de silicio y bring up, conocimientos en ARM y RISC-V y arquitecturas SoC.

Responsabilidades

  • Diseñar e implementar estrategias de testabilidad (DFT) para circuitos ASIC y sistemas SoC.
  • Desarrollar estructuras de test y diagnóstico para circuitos integrados como scan chains, MBIST o LBIST.
  • Participar en actividades de generación y validación de patrones de test (ATPG).
  • Colaborar con los equipos de diseño, verificación e implementación física.
  • Analizar métricas de cobertura y optimizar las soluciones de test durante el desarrollo.
  • Dar soporte a las actividades de validación de silicio y fabricación.

Conocimientos

DFT
ASIC
SoC architectures
Scan insertion
ATPG
MBIST
LBIST
ARM
RISC-V

Educación

Grado o máster en electrónica/telecomunicaciones

Herramientas

Cadence
Synopsys

Descripción del empleo

Ingeniero/a de diseño para test (DFT) – Grupo Oesía

Nuestrosproyectos llegan a convertirse en tecnología que protege, conecta oimpulsa sectores estratégicos. En Grupo Oesíatrabajamos para que la innovación tenga un impacto real, y buscamospersonas que quieran formar parte de ese reto.

¿CUÁL SERÁ TU MISIÓN?

Formarás parte de un equipo multidisciplinar donde diseñarás, desarrollarás e integrarás soluciones tecnológicas que acaban formando parte de proyectos de alto valor para nuestros clientes.

¿QUÉHARÁS EN TU DÍA A DÍA?
  • Diseñar e implementar estrategias de testabilidad (DFT; Design for Test) para circuitos ASIC y sistemas SoC.
  • Desarrollar estructuras de test y diagnóstico para circuitos integrados como scan chains, MBIST o LBIST.
  • Participar en actividades de generación y validación de patrones de test (ATPG).
  • Colaborar con los equipos de diseño, verificación e implementación física.
  • Analizar métricas de cobertura y optimizar las soluciones de test durante el desarrollo.
  • Dar soporte a las actividades de validación de silicio y fabricación.
¿QUÉ BUSCAMOS?
  • Grado o máster en ingeniería electrónica, telecomunicaciones, tecnologías industriales o similar.
  • Experiencia de al menos 3 años en labores DFT (Design for Test) para ASICs o SoCs.
  • Conocimientos en scan insertion, ATPG, MBIST y/o LBIST.
  • Experiencia en herramientas EDA (Cadence, Synopsys).
  • Se valorará: participación en ciclos completos de desarrollo ASIC, experiencia en validación de silicio y bring up, conocimientos en ARM, RISC-V y arquitecturas SoC.
¿Quéencontrarás en Grupo Oesía?
  • Proyectoscon impacto tecnológico real.
  • Equiposdonde compartir conocimiento forma parte del trabajo.
  • Desarrolloprofesional continuo y específico para cada perfil y persona.
  • Unentorno donde la ingeniería y las personas avanzan juntas.
  • Modalidad de trabajo presencial en nuestras oficinas de Rivas-Vaciamadrid (Madrid).
  • Horario a jornada completa, con flexibilidad en la entrada (7:00-9:30) y jornada intensiva todos los viernes y durante los meses de verano.

Site motiva enfrentarte a nuevos retos tecnológicos y formar parte deproyectos que dejan huella, estaremos encantados de conocerte.

SOBREGRUPO OESÍA

Desarrollatu carrera donde la tecnología tiene un propósito. En Grupo Oesíadesarrollamos proyectos de ingeniería digital e industrial de usodual en sectores estratégicos, impulsando capacidades clave paraEspaña y Europa desde nuestros centros tecnológicos y junto a unequipo de más de 3.800 profesionales presentes en España, Bruselas,Latinoamérica y Asia.

Cipherbit-Grupo Oesía es la primera marca española dedicada por completo a la ciberseguridad y al desarrollo de comunicaciones seguras (Cifra), certificadas por el CCN y la OTAN.

Trabajamos junto a Fuerzas Armadas, Administraciones Públicas e infraestructuras críticas, dentro y fuera de España, reforzando la autonomía estratégica de Europa en ciberdefensa.

Perolo que realmente nos diferencia son las personas que hacen posiblecada uno de esos proyectos.

Queremosque desarrolles todo tu potencial. Por ello construimosentornos profesionales basados en la igualdad de oportunidades, la inclusión y el reconocimiento del talento de cada persona.

Fomentamosun entorno donde el talento puede aprender, colaborar y seguircreciendo, aportando nuevas ideas y desarrollando todo su potencial.Porque la innovación nace cuando diferentes perspectivas trabajancon un mismo propósito.

Sibuscas un lugar donde desarrollar tu carrera, asumir nuevos retos yformar parte de proyectos con impacto, nos encantará conocerte.

LoIngeniamos Juntos. Lo Ingeniamos Juntas.

Consigue la evaluación confidencial y gratuita de tu currículum.

o arrastra y suelta tu archivo aquí

Similar jobs

Puestos de trabajo similares que vale la pena comparar

Ingeniero/a de diseño para test (DFT) - ASIC/SoC
Ingeniero/a de diseño para test (DFT) - ASIC/SoC

Cipherbit - Grupo Oesía • Rivas-Vaciamadrid

Presencial
EUR 40.000 - 65.000
Ingeniero/a de diseño para test (DFT) - ASIC/SoC
Ingeniero/a de diseño para test (DFT) - ASIC/SoC

Oesia • Rivas-Vaciamadrid

Presencial
EUR 45.000 - 65.000
Proyectos con impacto real
Desarrollo profesional continuo
Trabajo presencial en Madrid
Ingeniero/a V&V ASIC
Ingeniero/a V&V ASIC

Tecnobit-Grupo Oesía • Rivas-Vaciamadrid

Presencial
EUR 40.000 - 60.000
Ingeniero/a de diseño digital ASIC
Ingeniero/a de diseño digital ASIC

Tecnobit-Grupo Oesía • Rivas-Vaciamadrid

Presencial
EUR 55.000 - 75.000
Presencial Madrid
Horarios flexibles
Formación continua
+1
Ingeniero/a de Firmware (FPGA)
Ingeniero/a de Firmware (FPGA)

Cipherbit - Grupo Oesía • Rivas-Vaciamadrid

Presencial
EUR 70.000 - 95.000
Retribución flexible
Formación online
Plan de carrera
+1
Ingeniero/a cumplimiento normativo
Ingeniero/a cumplimiento normativo

Cipherbit - Grupo Oesía • Rivas-Vaciamadrid

Presencial
EUR 45.000 - 70.000
Ingeniero/a Verificación y Validación (V&V)
Ingeniero/a Verificación y Validación (V&V)

Oesia • Rivas-Vaciamadrid

Presencial
EUR 42.000 - 66.000
Ingeniero de cumplimiento normativo Junior
Ingeniero de cumplimiento normativo Junior

Cipherbit - Grupo Oesía • Rivas-Vaciamadrid

Presencial
EUR 26.000 - 36.000
Ingeniero/a Verificación y Validación (V&V)
Ingeniero/a Verificación y Validación (V&V)

Cipherbit - Grupo Oesía • Rivas-Vaciamadrid

Presencial
EUR 42.000 - 64.000
Jefe/a de proyecto junior - Sector defensa/aeronáutico
Jefe/a de proyecto junior - Sector defensa/aeronáutico

Tecnobit-Grupo Oesía • Rivas-Vaciamadrid

Híbrido
EUR 42.000 - 64.000
Impacto tecnológico
Equipo colaborativo
Desarrollo profesional
+3